SCADA / Sicurezza di Processo

Calcolatore di Verifica SIL

Verifica PFDavg, livello SIL raggiunto, vincoli di architettura e intervallo di proof test per loop SIF secondo IEC 61511-1 §6.3.

Preset

Sensore / Trasmettitore

SIL Raggiunto (Target)

Architettura di Votazione

Intervallo Proof Test

Intervallo Proof Test (ore) Ore tra proof test. 8760 h = test annuale.

Guasto per Causa Comune (β)

Fattore β (causa comune)

IEC 62061 §6.7.3: tipicamente 2–10%, predefinito 5%

Vincoli di Architettura

HFT Sensore Lasciare vuoto per usare tassi di guasto predefiniti (λ_DU=1×10⁻⁷, MTTF=87600 h)

SFF Sensore (%) IEC 62061 §6.7.3: tipicamente 2–10%, predefinito 5%

Verifica PFDavg, livello SIL raggiunto, vincoli di architettura e intervallo di proof test per loop SIF secondo IEC 61511-1 §6.3.