SCADA / Sécurité desProcédés

Calculateur de Vérification SIL

Vérifiez la PFDavg, le niveau SIL atteint, les contraintes d'architecture et l'intervalle de test de preuve des boucles SIF selon IEC 61511-1 §6.3.

Préréglages

Capteur / Transmetteur

SIL Atteint (Target)

Architecture de Vote

Intervalle de Test de Preuve

Intervalle de Test de Preuve (heures) Heures entre les tests de preuve. 8760 h = test annuel.

Défaillance Cause Commune (β)

Facteur β (cause commune)

IEC 62061 §6.7.3: typiquement 2–10%, par défaut 5%

Contraintes d'Architecture

HFT Capteur Laisser vide pour utiliser les taux de défaillance par défaut (λ_DU=1×10⁻⁷, MTTF=87600 h)

SFF Capteur (%) IEC 62061 §6.7.3: typiquement 2–10%, par défaut 5%

Vérifiez la PFDavg, le niveau SIL atteint, les contraintes d'architecture et l'intervalle de test de preuve des boucles SIF selon IEC 61511-1 §6.3.